PCI-SIG otkriva razvojni nacrt tehničkih specifikacija PCIe 8.0
S eksplozivnim rastom aplikacija umjetne inteligencije (UI) i strojnog učenja (ML), učinkovitost prijenosa podataka u podatkovnim centrima postala je jedno od glavnih uskih grla u računalnoj infrastrukturi. PCI-SIG, organizacija koja definira industrijski standard PCI Express (PCIe), Na Konferenciji za developere u Taipeiju predstavila je nacrt PCIe 8.0 za 2026. godinu, naglašavajući da će optička međusobna povezanost postati ključna komponenta budućeg visokoučinkovitog računarstva.
Richard Solomon, potpredsjednik PCI-SIG-a, podsjetio je da organizacija održava tempo razvoja kojim se propusnost udvostručuje svake tri godine. Nakon službenog izdavanja PCIe 7.0 sredinom 2025., verzija 0.3 nacrta PCIe 8.0 objavljena je u rujnu 2025. Brzina prijenosa bit će udvostručena s 128 GT/s kod PCIe 7.0 na 256 GT/s, a s konfiguracijom x16 dvosmjerna propusnost očekuje se da dosegne 1 TB/s. Tehnologije PAM4 signalizacije i Flit kodiranja bit će zadržane, uz punu kompatibilnost unatrag s prethodnim generacijama. PCI-SIG planira službeno objaviti PCIe 8.0 specifikaciju članovima 2028. godine.
U kontekstu umjetne inteligencije i visokoučinkovitog računarstva (HPC), tradicionalni bakreni kablovi nailaze na ograničenja u udaljenosti prijenosa i gubitku signala. Kako bi se to prevladalo, PCI-SIG je u lipnju 2025. najavio standardiziranu Obavijest o promjeni optičkih retimera (ECN). Optička tehnologija omogućuje besprijekoran prijelaz na postojeće PCIe 6.0 i 7.0 dizajne, proširivost za međusobno povezivanje komponenti na velikim udaljenostima i veću gustoću hardvera u usporedbi s bakrenim kabelima.
CopprLink je PCI-SIG-ova specifikacija kabela razvijena za AI i velike podatkovne centre, s unutarnjim i vanjskim primjenama. Unutarnji kabeli koriste SNIA SFF-TA-1016 konektore za chip-to-chip i motherboard-to-AIC veze unutar sustava, dok vanjski kabeli s SNIA SFF-TA-1032 konektorima omogućuju do 2 metra međuveza za rack-to-rack povezivanje i integraciju GPU-ova, CPU-ova i akceleratorskih bazena u AI/ML klasterima.
Plan razvoja predviđa da se popis integratora PCIe 7.0 objavi 2028., tri godine nakon službenog izdanja specifikacije, dok će rani čipovi i hardverski proizvodi koji podržavaju PCIe 7.0 pojaviti na tržištu već između 2026. i 2027. godine.
Od PCIe 7.0 do 8.0, riječ nije samo o udvostručavanju brzine, već o transformaciji infrastrukture kao odgovoru na eksploziju računalne snage potrebne za umjetnu inteligenciju. Integracija CopprLink kabela i optičke tehnologije omogućuje evoluciju PCIe-a od lokalne sabirnice do cross-rack mrežne povezanosti. Za tajvanske proizvođače, održavanje integriteta signala i prednost u optičkoj međusobnoj povezanosti bit će glavni izazov u sljedećih tri do pet godina.
